



به نام خدا
دانشگاه تهران
دانشکده فنی
دانشکده برق و کامپیوتر



تمرین دستی اول درس VLSI پیشرفته

نام و نام خانوادگی: بهزاد جنتی

شماره دانشجویی: 810103098

استاد: دکتر شقایق وحدت

ارشد گرایش مهندسی معماری کامپیوتر

بنام خداوند جان و

۱- (۱۰٪) در یک ترانزیستور NMOS تخلیه‌ای، مقدار $V_{DS}=0.4V$ است و در ناحیه‌ی خطی کار می‌کند. اگر جریان درین به ازای $V_{GS} = 1V$ برابر $4mA$ و به ازای $V_{GS} = -1V$ برابر $2mA$ باشد، مقدار ولتاژ آستانه چقدر است؟

Subject _____

Year: _____ Month: _____ Date: _____



Sa	Su	Mo	Tu	We	Th	Fr
----	----	----	----	----	----	----

۱. ۲. NMOS تخلیه‌ای

مقدار ولتاژ آستانه V_{th} ؟

فرمول جریان برای ناحیه‌ی خطی (triode) :

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

معادله جریان برای حالت خطی بزرگ حالت اول :

$$2mA = \mu_n C_{ox} \frac{W}{L} \left[(-1 - V_{th}) \times 0.4V - \frac{(0.4V)^2}{2} \right]$$

$$2mA = \mu_n C_{ox} \frac{W}{L} (-0.4V - 0.4V V_{th} - 0.08V)$$

$$2mA = \mu_n C_{ox} \frac{W}{L} (-0.48 - 0.4V_{th}) \quad (1)$$

معادله جریان برای حالت دوم :

$$4mA = \mu_n C_{ox} \frac{W}{L} \left[(1 - V_{th}) \times 0.4V - \frac{(0.4)^2}{2} \right]$$

$$4mA = \mu_n C_{ox} \frac{W}{L} (0.4V - 0.4V_{th} - 0.08V)$$

$$4mA = \mu_n C_{ox} \frac{W}{L} (0.32 - 0.4V_{th}) \quad (2)$$

حال دو معادله را برهم تقسیم می‌کنیم تا مقادیر ثابت باهم خط بخورند و مقدار V_{th} به دست آید.

$$\frac{2mA}{4mA} = \frac{-0.48 - 0.4V_{th}}{0.32 - 0.4V_{th}} \rightarrow \frac{1}{2} = \frac{-0.48 - 0.4V_{th}}{0.32 - 0.4V_{th}}$$

$$\Rightarrow 0.32 - 0.4V_{th} = 2 \times (-0.48 - 0.4V_{th})$$

$$\Rightarrow 0.32 + 0.96 = -0.8V_{th} + 0.4V_{th}$$

$$\Rightarrow 1.28 = -0.4V_{th} \rightarrow V_{th} = \frac{1.28}{-0.4} = -3.2V$$

۲- (۳۰٪) در جدول زیر نتایج تعدادی از اندازه‌گیری‌های ولتاژ و جریان یک ترانزیستور NMOS در دمای اتاق آورده شده است. با استفاده از این داده‌ها مقادیر خواسته شده را محاسبه کنید. از اثر DIBL صرف‌نظر کنید.

الف) ولتاژ آستانه (V_{T0})

ب) mobility الکترون (μ_n)

ج) ضریب اثر بدنه (γ)

$$\frac{W}{L} = 1, \quad t_{ox} = 345 \text{ \AA}, \quad \epsilon_{ox} = 3.9 \times 8.85 \times 10^{-14} \frac{F}{cm}$$

$$|2\phi_F| = |\phi_S| = 0.64 \text{ V}$$

$V_{GS} \text{ (V)}$	$V_{DS} \text{ (V)}$	$V_{SB} \text{ (V)}$	$I_D \text{ (}\mu\text{A)}$
4	4	0	256
5	5	0	441
4	4	2.6	144
5	5	2.6	256

ج ۲) الف) ابتدا برای بدست آوردن ولتاژ آستانه V_{T0} (حالتی که ولتاژ V_{SB} صفر باشد) باید جدول جریان را به صورتی دو سطر اول جدول بدست آورده و سپس جدول جریان‌ها را تقسیم بر هم کنیم.

فرض جدول جریان: $V_{DS} \geq V_{GS} - V_{th}$ حالت اشباع

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 \quad \text{سطر اول: } V_{GS1} = 4 \quad I_{D1} = 256 \mu A$$

$$I_{D1} = (4 - V_{th})^2 \quad \text{سطر دوم: } V_{GS2} = 5 \quad I_{D2} = 441 \mu A$$

$$\frac{I_{D1}}{I_{D2}} = \frac{(4 - V_{th})^2}{(5 - V_{th})^2} \rightarrow \frac{256}{441} = \frac{(4 - V_{th})^2}{(5 - V_{th})^2}$$

$$\sqrt{\frac{256}{441}} = \frac{4 - V_{th}}{5 - V_{th}} \rightarrow \frac{16}{21} = \frac{4 - V_{th}}{5 - V_{th}} \rightarrow 16(5 - V_{th}) = 21(4 - V_{th}) \rightarrow$$

$$80 - 16V_{th} = 84 - 21V_{th} \rightarrow -16V_{th} + 21V_{th} = 84 - 80 \rightarrow 5V_{th} = 4 \rightarrow$$

$$V_{th} = \frac{4}{5} = 0.8 \text{ V}$$

ب. mobility الکترون (μ_n): = فرمول جریان در حالت اشباع

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}}$$

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} = \frac{3.9 \times 8.85 \times 10^{-14}}{345 \times 10^{-8}} = 1 \times 10^{-6} \text{ F/cm}^2$$

$$t_{ox} = 345 \text{ \AA} = 345 \times 10^{-8} \text{ cm}$$

با استفاده از مسطر 1 جدول:

$$V_{GS1} = 4 \text{ V}$$

$$I_{D1} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS1} - V_{th})^2$$

$$I_{D1} = 256 \text{ (\mu A)}$$

$$256 \times 10^{-6} = \frac{1}{2} \mu_n (1 \times 10^{-6}) (1) (4 - 0.8)^2$$

$$256 \times 10^{-6} = \frac{1}{2} \mu_n (1 \times 10^{-6}) (3.2)^2$$

$$256 \times 10^{-6} = 5.12 \times 10^{-6} \mu_n \rightarrow \mu_n = \frac{256}{5.12 \times 10^{-1}} = 500 \text{ cm}^2/\text{V.s}$$

$$|2\phi_F| = |\phi_s| = 0.44 \text{ V}$$

ج. ضریب اثر بین (γ):

$$V_t = V_{t0} + \gamma (\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s}) \rightarrow \phi_s = 2V_T \ln \frac{N_A}{n_i}$$

پ. $V_{sb} = 0$ همان ولتاژ آستانه زمانی است.

در مرحله اول باید V_t را محاسبه کنیم.

$V_{sb} > 0$ ولتاژ آستانه زمانی نه V_{sb} باشد.

از یکی از دو مسطر آخر جدول استفاده می کنیم برای به دست آوردن V_t :

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2$$

$$144 \times 10^{-6} = \frac{1}{2} \times 500 \frac{\text{cm}^2}{\text{V.s}} \times 1 \times 10^{-6} \frac{\text{F}}{\text{cm}^2} \times 1 \times (4 - V_{th})^2$$

$$(4 - V_{th})^2 = \frac{144 \times 10^{-6}}{\frac{1}{2} \times 500 \times 1 \times 10^{-1}} \Rightarrow 4 - V_{th} = \sqrt{\frac{144}{250 \times 10^{-1}}} = 2.4$$

$$\rightarrow V_{th} = 1.6 \text{ V}$$

حال مقدار γ را در فرمول اول جایگذاری می کنیم:


$$V_t = V_{t0} + \gamma (\sqrt{\phi_s + V_{sb}} - \sqrt{\phi_s}) \rightarrow 1.6 = 0.8 + \gamma (\sqrt{0.44 + 2.4} - \sqrt{0.44})$$

$$\rightarrow \gamma = 1.6 - 0.8 = 0.8$$

۳- (۲۰٪) نشان دهید جریان گذرنده از دو ترانزیستور یکسان با اتصال سری، برابر با جریان گذرنده از یک ترانزیستور با طول دو برابر است.


الف) برای سادگی با توجه به شکل زیر تنها در حالتی که ترانزیستورها در ناحیهی خطی باشند، ثابت کنید $I_{DS1} = I_{DS2}$ است.

ب) اگر از اثر بدنه صرف نظر نشود، آیا این دو جریان همچنان با یکدیگر برابر باقی می‌مانند؟ توضیح دهید.



Subject

Year: Month: Date:



ج ۳ الف) حالت ناحیهی خطی (بدون در نظر گرفتن اثر بدنه)

۱) دو ترانزیستور یکسان با اتصال سری: هر ترانزیستور دارای طول کانال L و عرض کانال W است. جریان درین (I_{DS}) در ناحیهی خطی برای هر ترانزیستور به صورت زیر است:

$$I_D = \mu_n C_{ox} \frac{W}{L} \left((V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right)$$

در اتصال سری ولتاژ V_{DS} بین دو ترانزیستور تقسیم می‌شود، بنابراین:

$$V_{DS1} = V_{DS2} = \frac{V_{DS}}{2}$$

حالت سری: $\frac{W}{2L}$

جریان I_{ps} در اتصال سری: جریان I_{ps} در اتصال سری برابر با جریان هر ترانزیستور است.

$$I_{ps} = \mu_n C_{ox} \frac{W}{L} \left((V_{GS} - V_{th}) \frac{V_{DS}}{2} - \frac{(V_{DS}/2)^2}{2} \right)$$

حالت دوم: یک ترانزیستور با طول دو برابر

جریان درین (I_{DS}) برای این ترانزیستور به صورت زیر است:

$$I_{DS} = \mu_n C_{ox} \frac{W}{2L} \left((V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right)$$

مقایسه جریان‌ها: با مقایسه دو حالت، مشاهده می‌شود که جریان I_{ps} در اتصال سری (با جریان ترانزیستور با طول دو برابر (I_{DS}) برابر است.

$$I_D = \mu_n C_{ox} \frac{W}{L} \left[(V_{GS} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

$$I_{DS1} = \mu_n C_{ox} \frac{W}{L} \left[(V_{DD} - V_{th}) V_{DS} - \frac{1}{2} V_{DS}^2 \right]$$

$$= \mu_n C_{ox} \frac{W}{L} \left[(V_{DD} - V_{th}) \frac{V_{DS}}{2} - \frac{V_{DS}^2}{6} \right] \quad *$$

$$I_{DSr} = X \left[(V_{DD} - V_{th}) V_1 - \frac{V_1^2}{2} \right] = X \left[(V_{DD} - V_1 - V_{th}) V_{D1} - \frac{V_{D1}^2}{2} \right]$$

$$\Rightarrow \gamma V_1 - \frac{V_1^2}{2} = (\gamma - V_1) (V_{DS} - V_1) - \frac{(V_{DS} - V_1)^2}{2}$$


$$\gamma V_1 - \frac{V_1^2}{2} = \gamma V_{DS} - \gamma V_1 - V_1 V_{DS} + V_1^2 - \frac{V_{DS}^2}{2} + V_1 V_{DS} - \frac{V_1^2}{2}$$

$$2\gamma V_1 = \gamma V_{DS} + V_1^2 - \frac{V_{DS}^2}{2} \Rightarrow \gamma V_1 - \frac{V_1^2}{2} = \left(\frac{1}{2} (\gamma V_{DS} - \frac{V_{DS}^2}{2}) \right)$$

$$\Rightarrow I_{DS1} = X \left[\gamma \frac{V_{DS}}{2} - \frac{V_{DS}^2}{4} \right], I_{DSr} = X \left[\gamma V_1 - \frac{V_1^2}{2} \right]$$

$$\rightarrow I_{DS1} = I_{DSr}$$

SHAFAGH



(ب) حالت بار در نقطه تقاطع اثر بدنه

اثر بدنه: اثر بدنه باعث تغییر ولتاژ آستانه (V_{th}) می شود


حال اثر بیاییم و ولتاژ بدنه را به یک ولتاژ منفی وصل

کنیم $V_{body} < 0$ اتفاقی که می افتد این است

که چون ولتاژ منفی (بار منفی) بار منفی را

دفع می کند و حفره ها را جذب می کند، ناصیه قطعه عریض تر می شود $\rightarrow$ مقدار ولتاژ آستانه (قدرت) می یابد.

$$V_{SB} > 0 \rightarrow V_{th} \uparrow$$



ناصیه قطعه عریض تر شده است

B < 0 ولتاژ منفی به جای Gnd

به در اتصال سری، ولتاژ سبب استرات به بدنه (V_{SB}) برای ترانزیستور دوم تغییر می کند.

جریان در اتصال سری با اثر بدنه

ولتاژ آستانه برای ترانزیستور اول (V_{th1}) و برای ترانزیستور دوم (V_{th2}) متفاوت خواهد بود.جریان کل (I_{ps}) تحت تأثیر بدنه قرار می گیرد.

SHAFAGH

جریان در ترانزیستور با طول دو برابر با اثر بیدنه ولتاژ آستانه (V_{th}) تحت تأثیر بیدنه قدری بیدنه جریان (I_{DS}) نیز تغییر می کند.

با در نظر گرفتن اثر بیدنه، جریان ها در هر دو حالت معنی است برابر نباشند، زیرا ولتاژ آستانه برای ترانزیستور هلی سری تغییر می کند.

نتیجه گیری کلی (برای بعضی الف) در حالت ناصبی خطی و بدون در نظر گرفتن اثر بیدنه، جریان گذرنده از دو ترانزیستور میان با اتصال سری برابر با جریان گذرنده از یک ترانزیستور با طول دو برابر است.

برای بعضی ب) با در نظر گرفتن اثر بیدنه، جریان ها معنی است برابر نباشند، زیرا ولتاژ آستانه برای ترانزیستورها سری تغییر می کند.

۴- (۱۰٪) فرض کنید یک ترانزیستور در فناوری $0.18\mu m$ دارای $V_T = 0.5V$ و $V_{GS} = 1.8V$ است. اگر طول کانال 200 nm و $E_C = 6 \times 10^4\text{ V/cm}$ باشد، ولتاژ اشباع V_{DSAT} را محاسبه کنید (از مدل تقریبی اول ارائه شده در اسلایدهای درس استفاده کنید).

ج. ۴) فناوری $0.18\mu m$ ، $V_T = 0.5V$ ، $V_{GS} = 1.8V$ ، $L = 200\text{ nm}$ ، $E_C = 6 \times 10^4\text{ V/cm}$ ولتاژ آستانه (V_{th}) و ولتاژ V_{SAT} ؟

طبق گفته صورت سؤال از مدل تقریبی اول ارائه شده در اسلایدهای درس استفاده می کنیم.

$$V_{SAT} = \frac{V_{GT} V_C}{V_{GT} + V_C} \quad V_C = E_C \times L \quad E_C = 6 \times 10^4\text{ V/cm} = 6 \times 10^6\text{ V/m}$$

$$L = 200\text{ nm} = 0.2\mu m = 0.2 \times 10^{-6}\text{ m}$$

$$V_{GT} = V_{GS} - V_T = 1.8 - 0.5 = 1.3\text{ V}$$

$$V_C = E_C \times L = 6 \times 10^6 \times 0.2 \times 10^{-6} = 1.2\text{ V}$$

$$V_{SAT} \text{ محاسبه} = V_{dsat} = \frac{V_{GT} V_C}{V_{GT} + V_C} = \frac{1.3 \times 1.2}{1.3 + 1.2} = \frac{1.56}{2.5} = 0.624\text{ V}$$

۵- (۱۰٪) جریان subthreshold leakage را برای یک گیت NAND دو ورودی با ورودی‌های

$A=B=0$ به دست آورید. از اثر بدنه و DIBL صرف نظر کنید.

*راهنمایی: ابتدا ولتاژ درین ترانزیستورهای NMOS را محاسبه نمایید.

$$\beta_n = 2\beta_p = 1 \frac{mA}{V^2}, \quad n = 1.0, \quad |V_t| = 0.4 V$$

فرمول جریان نشی زیر آستانه:

$$I_{ds} = I_{ds0} e^{\frac{V_{gs} - V_{t0} + \eta V_{ds}}{n v_T}} e^{k \gamma V_{sb}} \left(1 - e^{\frac{-V_{ds}}{v_T}} \right)$$

DIBL Body Effect I_{ds} (A/ μm)

ج ۵- آلیت NAND دو ورودی:

با توجه به اینکه طبق فرض صورت سؤال $A=B=0$ می‌باشد پس ترانزیستورهای NMOS قطع می‌باشند.

$V_{GS} = 0$ ← ترانزیستور = off

ولتاژ V_{DS} هر دو ترانزیستور NMOS هم برابر V_{DD} می‌باشد چون در سؤال مقدار آن داده نشده است مقدار بیش فرضی V_{DD} را می‌گیریم.

فرمول جریان نشی زیر آستانه (subthreshold leakage):

$$I_{ds} = I_{ds0} e^{\frac{V_{GS} - V_{th}}{n V_T}} \rightarrow$$


با حذف فکتورین از DIBL و اثر بدنه

$$V_T = 26 \text{ mV}$$

$$\beta_n = 2\beta_p = 1 \frac{\text{mA}}{\text{V}^2}$$

$$n = 1.0$$

$$|V_{th}| = 0.4 \text{ V}$$



$$A = B = 0$$

چون ثبند PUN وصل می باشد پس خازن خروجی

$$\text{out} = V_{DD} = 1.8 \text{ V}$$

شارر می شود. ولتاژ بین ترانزیستورهای سری تقسیم می شود.

$$V_{DS1} = \frac{V_{DD}}{2} = \frac{1.8}{2} = 0.9$$

$$V_{GS1} = 0 - 0.9 = -0.9$$

$$I_{dso} = \beta V_T^2 e^{1.8} = 1 \times 10^{-3} \times (26 \times 10^{-3})^2 e^{1.8} = 4.1089 \mu\text{A}$$

$$I_{sub1} = I_{dso} e^{\frac{V_{GS} - V_{th}}{nV_T}} (1 - e^{-\frac{V_{DS}}{V_T}}) \rightarrow 4.1089 \times 10^{-6} \times e^{\frac{-0.9 - 0.4}{1 \times 0.026}} \times (1 - e^{-\frac{0.9}{0.026}})$$

$$(1) \text{ برای nmos} = 4.1089 \times 10^{-6} \times e^{-\frac{1.3}{0.026}} (1 - e^{-34.6}) = I_{sub1} = 4.1089 \times 10^{-6} \times e^{-50} \times (1 - 0) \Rightarrow I_{sub1} \approx 0$$

$$V_{DS2} = V_{DD} = 1.8 \text{ V}$$

$$V_{GS} = 0 - 0 = 0 \text{ V}$$

$$I_{sub2} = 4.1089 \times 10^{-6} \times e^{\frac{0 - 0.4}{1 \times 0.026}} \times (1 - e^{-\frac{1.8}{0.026}}) = 4.1089 \times 10^{-6} \times e^{-\frac{0.4}{0.026}} \times (1 - e^{69.23})$$

$$I_{sub2} = 4.1089 \times 10^{-6} \times e^{-15.38} \times (1 - 0) \approx 1.5 \times 10^{-13} \text{ A}$$

۶- (۲۰٪ الف) تغییرات دما چه تأثیری بر پارامترهای ترانزیستور غیر ایده‌آل می‌گذارد؟
 ب) سه مورد از اثرات غیرایده‌آل کوچک‌تر شدن ابعاد ترانزیستورها را نام ببرید و توضیح دهید که چگونه بر عملکرد تأثیر می‌گذارند.

ج ۶ الف) تغییرات دما چه تأثیری بر پارامترهای ترانزیستور غیرایده‌آل می‌گذارد؟
 ۱) ولتاژ آستانه (V_{th}) = با افزایش دما، ولتاژ آستانه کاهش می‌یابد. این به دلیل کاهش انرژی مورد نیاز برای ایجاد کانال و افزایش تحرک پذیری حامل‌هاست.
 ۲) تحرک پذیری حامل‌ها = با افزایش دما، تحرک پذیری حامل‌ها کاهش می‌یابد. این به دلیل افزایش برهم‌رود حامل‌ها با شبکه‌های کریستالی و افزایش مقاومت است.
 ۳) جریان نشتی = با افزایش دما، جریان نشتی افزایش می‌یابد. این به دلیل افزایش تعداد حامل‌های نروایی و افزایش احتمال عبور حامل‌ها از سد پتانسیل است.
 ۴) پتانسیل حرارتی (V_T) = پتانسیل حرارتی ($V_T = \frac{kT}{q}$) مستقیماً با دما افزایش می‌یابد. این باعث افزایش جریان زیر آستانه می‌شود.
 ۵) مقاومت کانال = با افزایش دما، مقاومت کانال افزایش می‌یابد. این به دلیل کاهش تحرک پذیری حامل‌هاست.
 جمع بندی: با افزایش دما، μ_n (mobility) کاهش یافته و V_{th} هم کاهش می‌یابد.

$$I_D = \mu_n C_{ox} \frac{W}{L} [(V_{GS} - V_{th})^2]$$

$$V_{th} = 0.4V$$


$$V_{GS} = 0.5V$$
 برای V_{GS} کوچک باشد V_{th} غالب می‌شود $V_{th} = 0.4V$
 نوی این جان می‌باشد V_{th} بیش‌تر $\rightarrow 0.15V$ $\rightarrow 0.12V$ $\rightarrow 0.15V$
 صفت
 در غیر این صورت μ_n تأثیر بیش‌تر می‌گذارد $\rightarrow 0.12V$ $\rightarrow 0.15V$
 افزایش دما چه در حالت ترانزیستور on و چه در حالت ترانزیستور off چه تغییری است و باعث افت performance می‌شود.

(ب) سه مورد از اثرات غیر ایده آل کوچک شدن ترانزیستورها :

① اثر کانال کوتاه (short-channel Effects) : با کوچک شدن طول کانال، میدان الکتریکی در کانال افزایش می یابد و

این باعث کاهش ولتاژ آستانه و افزایش جریان نشی می شود.

تأثیر بر عملکرد : کاهش کنترل گیت بر کانال و افزایش مصرف انرژی




ناحیه تخلیه ایجا شده

توسط نواحی n^+

به مقدار این نواحی در برابر طول L قابل چشم پوشی است.

شکل ۱ - long channel



مقدار نواحی تخلیه توسط n^+ قابل چشم پوشی

نیست چون L من کوچک است پس اینجا

دیده می یابیم.

شکل ۲ - short channel

اینو بخون می زنی (ناحیه ای که Gate من بلایه تخلیه کنه)

② اثر بدنه (Body Effect) : با کوچک شدن ابعاد، ولتاژ ساب استرات به بدنه (V_{SB}) تأثیر بیشتری تری بر ولتاژ آستانه

می گذارد. تأثیر بر عملکرد : افزایش وابستگی ولتاژ آستانه به ولتاژ ساب استرات و کاهش عملکرد در مدارهای با ولتاژ

پایین.

③ Gate leakage : نشت گیت : با کاهش ضخامت السیلت، احتمال نشت الکترون ها از گیت به کانال افزایش

می یابد.

تأثیر بر عملکرد : افزایش جریان نشی و کاهش بازده انرژی

جمع بندی : الف، تغییرات هم بر پارامترهای ترتیبی و غیر ایده آل تأثیر می گذارد، از جمله کاهش ولتاژ آستانه،

کاهش تحرک پذیری، افزایش جریان نشی و افزایش مقاومت کانال

(ب) سه اثر غیر ایده آل کوچک شدن ابعاد ترانزیستورها عبارتند از : اثر کانال کوتاه، اثر بدنه و نشت گیت.

این اثرات می تواند باعث کاهش کنترل گیت، افزایش وابستگی ولتاژ آستانه و افزایش جریان نشی می شوند.

(پایان)